Cadence 擴大台積電合作，設計工具獲 A16、A14 製程認證

益華電腦（Cadence）9 月 23 日宣布擴大與台積電合作，面向 AI 與高效能運算（HPC）晶片設計。其設計、簽核及類比／客製化流程工具已取得 A16、A14 製程認證，並進一步支援 N2P 設計需求；合作涵蓋設計工具、IP 與小晶片整合。

A14 配套分階段推進

Cadence 表示，UCIe-64G 已在 A14 製程完成設計定案，LPDDR6 IP 則仍在開發。支援運算小晶片的 HPC、AI 記憶體 IP 與相關協定，也列入優先開發項目。

另一批 A14 配套為 Artisan Foundation IP 與混合訊號 IP，預計 2026 年第四季推出，包含標準單元、GPIO 及記憶體編譯器，應用範圍涵蓋 HPC、AI 與網通。這些項目目前仍處開發階段，與已完成工具認證的進度不同。

設計規模延伸至晶圓級系統

Cadence 指出，解決方案已支援台積電 SoW-X 完整設計流程，可處理含數百個小晶片、數百萬個凸塊的晶圓級系統。雙方也把合作延伸至代理式 AI 與 3D-IC 設計流程，涵蓋 N3、N2、A16、A14 製程。

台積電表示，與開放創新平台生態系夥伴合作，是為了回應更高效能與能源效率的需求，加速客戶運用先進製程開發 AI 應用。

STELLAR VIEW

對台灣晶片設計圈而言，這次消息的重點在於先進製程所需的工具與 IP 配套逐步到位。評估專案時仍須區分已認證工具、已完成設計定案及尚在開發的 IP，不能把所有合作項目都視為已可交付。